Принципы работы термионного диода были заново открыты 13 февраля 1880 года Томасом Эдисоном, и затем, в 1883 году, запатентованы (па - shikardos.ru o_O
Главная
Поиск по ключевым словам:
страница 1
Похожие работы
Принципы работы термионного диода были заново открыты 13 февраля 1880 года Томасом - страница №1/1

Введение
Развитие диодов началось в третьей четверти XIX века сразу по двум направлениям: в 1873 году британский учёный Фредерик Гутри открыл принцип действия термионных (вакуумных ламповых с прямым накалом) диодов, в 1874 году германский учёный Карл Фердинанд Браун открыл принцип действия кристаллических (твёрдотельных) диодов.

Принципы работы термионного диода были заново открыты 13 февраля 1880 года Томасом Эдисоном, и затем, в 1883 году, запатентованы (патент США № 307031). Однако дальнейшего развития в работах Эдисона идея не получила. В 1899 году германский учёный Карл Фердинанд Браун запатентовал выпрямитель на кристалле. Джэдиш Чандра Боус развил далее открытие Брауна в устройство применимое для детектирования радио. Около 1900 года Гринлиф Пикард создал первый радиоприёмник на кристаллическом диоде. Первый термионный диод был запатентован в Британии Джоном Амброзом Флемингом (научным советником компании Маркони и бывшим сотрудником Эдисона) 16 ноября 1904 года (патент США № 803684 от ноября 1905 года). 20 ноября 1906 года Пикард запатентовал кремниевый кристаллический детектор (патент США № 836531).

В конце XIX века устройства подобного рода были известны под именем выпрямителей, и лишь в 1919 году Вильям Генри Иклс ввёл в оборот слово «диод», образованное от греческих корней «di» — два, и «odos» — путь[2].

Ключевую роль в разработке первых отечественных полупроводниковых диодов в 1930-х годах сыграл советский физик Б. М. Вул.

Диоды широко используются для преобразования переменного тока в постоянный (точнее, в однонаправленный пульсирующий). Диодный выпрямитель или диодный мост (То есть 4 диода для однофазной схемы, 6 для трёхфазной полумостовой схемы или 12 для трёхфазной полномостовой схемы, соединённых между собой по схеме) — основной компонент блоков питания практически всех электронных устройств. Диодный трёхфазный выпрямитель по схеме Ларионова А. Н. на трёх параллельных полумостах применяется в автомобильных генераторах, он преобразует переменный трёхфазный ток генератора в постоянный ток бортовой сети автомобиля. Применение генератора переменного тока в сочетании с диодным выпрямителем вместо генератора постоянного тока с щёточно-коллекторным узлом позволило значительно уменьшить размеры автомобильного генератора и повысить его надёжность.

В некоторых выпрямительных устройствах до сих пор применяются селеновые выпрямители. Это вызвано той особенностью данных выпрямителей, что при превышении предельно допустимого тока, происходит выгорание селена (участками), не приводящее (до определенной степени) ни к потере выпрямительных свойств, ни к короткому замыканию — пробою.



  1. Сравнительный анализ возможных вариантов реализации узла

Данная разрабатываемая схема представляет собой специализированный распределитель импульсов(Рисунок 1).






Рисунок 1

Сигналы D0, D1 являются сигналами режима работы узла (D1=1,D0=1 – автоколебательный, D1=1, D0=0 – ждущий, D1=0,D0=0 останов). Сигнал С1 инверсный и является сигналом записи команды с входов D1, D0 в регистр микрокоманд. Сигнал C2 инверсный сигнал старта работы узла.



Согласно варианту задания, необходимо реализовать данное устройство тремя различными способами:


1. На основе сдвигающего регистра.

Для реализации требуется 12 корпусов микросхем с общей площадью

Sобщ=146,25*10+161,25+191,25=1815мм2.
2. На основе реверсивного сдвигающего регистра.

Для реализации требуется 11 корпусов микросхем с общей площадью

Sобщ=146,25*6+161,25*4+191,25=1713,75мм2.
3. На основе счетчика Джонсона.

Для реализации требуется 15 корпусов микросхем с общей площадью

Sобщ=146,25*14+161,25*3=2531,25мм2.
Из трех возможных реализаций данного узла наиболее подходящими по критерию оптимизации (Smin) является схема на основе реверсивного сдвигающего регистра.


  1. Описание возможных вариантов реализации разрабатываемого узла на уровне функциональных схем

На рисунке 2 представлена схема распределителя импульсов на основе сдвигающего регистра. Данный вид реализации распределителя импульсов принципиально отличается от остальных тем, что в нем не нужно применять дешифратор после счетчика тактов. Требуемая цепочка импульсов для логической схемы получается на самом счетчике тактов.

Счетчик тактов реализован на 24 разрядном сдвигающем регистре. На первом такте в первый разряд регистра записывается единица, которая с выхода регистра поступает на управляющий автомат, который на следующих тактах будет записывать в первый разряд регистра ноль, сдвигая тем самым единицу в старший разряд. Появление единицы в 22 разряде сигнализирует о том, что цикл закончен.

c:\users\ваня\desktop\kurs\scr1.jpgc:\users\ваня\desktop\kurs\scr2.jpg


Рисунок 2 - схема на основе сдвигающего регистра

На рисунке 3 представлена схема на основе реверсивного сдвигающего регистра. При работе схемы в «Автоколебательном» или «Ждущем» режиме в D-триггер DD2_1 записывается «1». Вследствие чего, положительный фронт сигнала возникающего на выходе этого триггера устанавливает в «1» D-триггер DD3_2, который в свою очередь устанавливает реверсивный сдвигающий регистр DD8 в начальное состояние (запись «1» в третий разряд). 4-разрядный счетчик DD7 управляют направлением сдвига реверсивного регистра, путем подачи соответствующих сигналов на входы S0 и S1 через комбинационную схему. Буферные элементы на выходе формируют выходные сигналы z1-z9 и обеспечивают необходимый коэффициент нагрузки.


c:\users\ваня\desktop\kurs\scr3.jpg


Рисунок 3 - схема на основе реверсивного сдвигающего регистра

На рисунке 4 представлена схема распределителя импульсов на основе счетчика Джонсона. В данном варианте реализации в качестве счетчика тактов применен счетчик Джонсона. Счетчик Джонсона строится на триггерах, количество которых вычисляется по формуле:



n = N/2+k

где: n – количество триггеров в счетчике;



N – количество тактов счета;

k – равняется 0 при нечетном количестве тактов и 1 при четном.
Состояния счетчика передаются на дешифратор, который преобразует состояния счетчика Джонсона в цепочку импульсов на своих выходах.

Наличие отрицательного сигнала на выходе сигнализирует о завершении цикла счета.


c:\users\ваня\desktop\kurs\scr4.jpg


Рисунок 4 - схема на основе счетчика Джонсона



  1. Выбор наилучшего варианта реализации по заданному критерию

Ток всех схем и элементов схем приведен ниже:


КОЛЬЦЕВОЙ СЧЕТЧИК

Микросхема

Серия

Корпус

Кол-во



DD1

KР1533ТМ8

DIP16

1

161,25

DD2, DD10

K1533ЛН1

DIP14

2

146,25*2

DD3

KР1533ЛА3

DIP14

1

146,25

DD4

KР1533TM2

DIP14

1

146,25

DD5,DD6,DD7

K555ИР8

DIP14

3

146,25*3

DD8, DD11

K155ЛЕ4

DIP14

2

146,25*2

DD9

KР1533ЛА12

DIP14

1

146,25

DD12

К531АП4

DIP20

1

191,25

 




Sобщ.:

1815

Sобщ=146,25*10+161,25+191,25=1815мм2.




РЕВЕРСИВНЫЙ РЕГИСТР

Микросхема

Серия

Корпус

Кол-во



DD1

КР1533ЛН1

DIP14

1

146,25

DD2, DD3

КР1533ТМ2

DIP14

2

146,25*2

DD4

КР1533ЛИ3

DIP14

1

146,25

DD5

КР1533КП7

DIP16

1

161,25

DD6, DD11

КР1533ЛА4

DIP14

2

146,25*2

DD7

KР1533ИЕ10

DIP16

1

161,25

DD8, DD9

KР1531ИР11

DIP16

2

161,25*2

DD10

К531АП4

DIP20

1

191,25

 




Sобщ.:

1713,75

Sобщ=146,25*4+161,25*4+191,25=1713,25мм2.




СЧЕТЧИК ДЖОНСОНА

Микросхема

Серия

Корпус

Кол-во



DD1,DD2

КР1533ТМ2

DIP14

2

146,25*2

DD3

КР1533ЛН1

DIP14

1

146,25

DD4

КР1533ЛР11

DIP14

1

146,25

DD5-DD7

КР1533ТМ8

DIP16

3

161,25*3

DD8-DD13

КР1533ЛA3

DIP14

6

146,25*6

DD14

К155ЛА12

DIP14

1

146,25

DD15-DD17

К155ЛА6

DIP14

3

146,25*3

 




Sобщ.:

2238,75

Вывод: по полученным данным схема распределителя импульсов на основе реверсивного регистра является наиболее выгодной по занимаемой площади.




Sобщ=146,25*14+161,25*3=2238,75мм2.



4 Описание используемых интегральных схем

При реализации оптимальной схемы использовались схемы серии 1533, 155 и 555.



Элемент

Кол-во

Тип ИС

Кол-во

схем

Корпус.

ИС.

Площадь

НЕ

5

КР1533ЛН1

1

DIP14

146,25

D-триггер

3

КР1533ТМ2

2

DIP14

292,5



2

КР1533ЛИ3

1

DIP14

146,25

мультиплексор

1

КР1533КП7

1

DIP16

161,25

3И-НЕ

5

КР1533ЛА4

2

DIP14

292,5

счетчик

1

KР1533ИЕ10

1

DIP16

161,25

регистр

1

KР1531ИР11

2

DIP16

322,5

интерфейсный эл-т

2

К531АП4

1

DIP20

191,25













ИТОГО:

1713,75

Серия 531 – мощные ТТЛШ повышенного быстродействия.

Серия 1533 - микросхемы серии 1533 схожи по своим свойствам и структуре с зарубежным аналогом 74АLS, где используются транзисторы «Изопланар 2», где граничная частота достигает 5Ггц, в то время как у обычного транзистора она не достигает и 1.7Ггц. Серии данной архитектуры потребляют малую мощность 1.2мВТ и переключаются с задержкой tз.ср.=4нс. Серию 1533 относят к архитектуре (ТТЛШ), в то время как за рубежом аналоги данной серии АLS относят к более высокому порядку. Дословно АLS: А – сверхбыстрые, L – маломощные, S – с барьером Шоттки.

Серия 1531 – маломощные ТТЛШ повышенного быстродействия.



Описание используемых интегральных схем.

c:\users\иван\desktop\схемы для курсовой\не.jpg


c:\users\ваня\desktop\kurs\снимок.jpg

















КР1533ЛН1

Аналог SN74ALS04A. Микросхема содержит шесть идентичных логических элементов со стандартными активными выходами, выполняющих Булеву функцию.

Корпус DIP14, технические условия бКО.348.806-01ТУ, Iпср=2,65 мА, Тзср=9,5 нС, функции 6*1.

КР1533ЛИ3

Микросхема содержит три идентичных логических элемента со стандартными активными выходами, выполняющих Булеву функцию Y=D1*D2*D3. Корпус DIP16, технические условия бК0.348.806-13ТУ, Iпср=59 мА, Тзср=11 нС, функции 6*1, 3С.



KР1533ЛА4

Микросхема содержит четыре идентичных логических элемента со стандартными активными выходами, выполняющих Булевы функции или в положительной логике.

Корпус DIP14, технические условия бК0.348.806-01ТУ, Iпср=1,4 мА, Тзср=10,5 нС, функции 3*3.

К1533ТМ2

Микросхема содержит два независимых D - триггера, срабатывающих по положительному фронту тактового сигнала.

Низкий уровень напряжения на входах установки или сброса устанавливает выходы триггера в соответствующее состояние вне зависимости от состояния на других входах (C и D). При наличии на входах установки и сброса напряжения высокого уровня для правильной работы триггера требуется предварительная установка информации по входу данных относительно положительного фронта тактового сигнала, а также соответствующая выдержка информации после подачи положительного фронта синхросигнала.

Корпус DIP14, технические условия бК0.348.806-02ТУ, Iпср=4 мА, Тзср=17 нС, функции 2*D, RS, FF.



KР1533КП7

Микросхема представляет собой селектор - мультиплексор из 8 в 1 и в зависимости от установленного на входах A,B,C кода разрешает прохождение сигнала на выходы Y и y только от одного из восьми информационных входов D0-D7, при этом на выходе стробирования G должно быть установлено напряжения низкого уровня. При высоком уровне напряжения на выбранном входе с выход W устанавливается в со стояние низкого уровня напряжения , а выход Y соответственно в состояние высокого уровня.

Корпус DIP16, технические условия бК0.348.806-12ТУ Iпср=12 мА, Тзср=24 нС, функции 8->1, НЕ+ПР, EN, +24/-2,6 мА.
KР1533ИЕ10

Микросхема КР1533ИЕ10 представляет собой четырехразрядный двоичный  счетчик с асинхронным сбросом. В микросхеме предусмотрена возможность предварительной записи информации. Работа КР1533ИЕ10 определяется тремя управляющими входами P1, V1,V2. Низкий уровень напряжения на входе V2 разрешает предварительную установку счетчика в состояние, определяемое  логическими уровнями на информационных входах. Установка проводится синхронно по переднему фронту синхроимпульса.

Счет импульсов , начиная с числа, предварительно установленного, будет осуществляться только при наличии напряжения высокого уровня на всех трех входах управления P1, V1,V2. При напряжении низкого уровня на одном из входов P1, V1 на выходах счетчика сохраняется предыдущее состояние . Установка счетчика в исходное состояние низкого уровня напряжения на выходах производится асинхронно при подаче низкого уровня напряжения на вход R.

Корпус DIP16, технические условия бКО.348.806-27ТУ, Iпср=21 мА, Тзср=27 нС, функция 4P, M2, СИНХР.


KР1531ИР11

Микросхема КМ555ИР11 представляет собой четырехразрядный реверсивный сдвиговый регистр. Регистр обеспечивает четыре возможных режима работы:

-  параллельная  загрузка ;

-  сдвиг  влево ;

-  сдвиг  вправо ;

-  блокировка.

Синхронная параллельная загрузка осуществляется при подаче на входы А восьмиразрядного слова и установки на входах S0, S1 высокого  уровня напряжения. Данные загружаются в соответствующие триггеры и передаются на выход. Во время загрузки последовательный вход данных заблокирован.

Сдвиг вправо осуществляется синхронно по положительному фронту тактового импульса при подаче высокого уровня напряжения на вход S0  и низкого на вход S1. На вход EX1  при этом подается информация в последовательном коде. Поменяв уровни сигналов на входах S0, S1 получим режим сдвига влево, при этом данные последовательно поступают на вход сдвига влево  EX2.

При низком уровне напряжения на входах S0, S1 тактирование регистра блокируется и на выходах сохраняется предыдущее состояние. Изменение уровней напряжения на входах S0, S1 должно осуществляться только при высоком уровне напряжения на тактовом входе С.

При подаче низкого уровня напряжения на вход R все выходы асинхронно устанавливаются в состояние низкого уровня напряжения, вне зависимости от логического состояния на остальных входах.

Корпус DIP16, технические условия бКО.348.466-09ТУ, Iпср=23 мА, Тзср=26 нС, функция 4P, УНИВ, СДВ, R.,РЕВЕРС.
КР531АП4

Микросхема КР1533АП4 представляет собой два четырехразрядных магистральных передатчика без инверсии входной информации и тремя состояниями на выходе и применяется в микропроцессорных системах, системах обработки данных с магистральной организацией обмена. Перевод выходов микросхемы в высокоимпендансное состояние обеспечивается подачей на выход управления напряжения низкого уровня для одного из двух четырехразрядных передатчиков и напряжения высокого уровня для другого.

Корпус DIP20, технические условия бКО.348.806-32ТУ, Iпср=180мА, Тзср=10.5 нС, функция (4+4)р., 3С, +24/-3 мА.


5 Разработка принципиальной электрической схемы узла


    1. Основная диаграмма работы узла



В первом такте работы схемы при приходе падающего фронта сигнала С1 во второй разряд регистра DD8 записывается единица, которая в последующем сдвигается в старшие, либо в младшие разряды, в зависимости от направления сдвига регистров DD8 и DD9. Направление сдвига задается управляющим автоматом, который в свою очередь, исходя из сигналов, поступающих на мультиплексор DD5, дает на выходе 1 или 0,задающие направление счета через элементы 3И-НЕ DD5-2 и DD6-3. Последний сигнал попадает сначала на вход 3И-НЕ DD6-1, а затем на вход синхроимпульса триггера DD3_1, в следствие чего происходит сброс регистров. Выходные схемы DD10-1 и DD10-2 обеспечивают необходимый выходной коэффициент нагрузки.

Из рисунка видно, что с каждым импульсом CLK происходит генерация заданной последовательности на выходах z1, z2, z3, z4, z5, z6, z7, z8. С1 - сигнал записи в регистр микрокоманд с входов D1, D0. С2 - сигнал старта работы схемы.




    1. Разводка цепей питания и их фильтрация

В ТТЛ и ТТЛШ элементах неиспользуемые входы логических элементов рекомендуется подключать к источнику +5 В через резистор в 1 кОм. К одному резистору разрешается подключать не более 20 входов. В схеме не используется 7 входа микросхем. Подключим их к источнику питания через один резистор сопротивлением 1 кОм.




    1. Расчет параметров всех дополнительных элементов схемы

Цепь начального сброса R1-C1 рассчитывается на 100мс. Следовательно, , возьмем R1 = 10кОм, тогда C1=10мкФ. На каждые три микросхемы ставится 0.2мкФ конденсатор. Т.к. у нас 10 микросхем берем 4 конденсатора.



  1. Анализ переходных процессов и оценка предельного быстродействия

При составлении временных диаграмм находится и отображается случай такого сочетания входных сигналов и режимов работы, при которых переходный процесс в схеме наиболее длителен. Задержки элементов указаны в технических характеристиках, и это позволит определить численное значение максимального времени задержки.

Необходимо определить максимально длинную цепь, элементы которой должны иметь наибольшее время задержки прохождения сигнала. В разрабатываемом узле – это цепь подачи высокого уровня напряжения на вход D2 регистра DD8, состоящая из элементов: DD2-1, DD11-1, DD3-1, DD3-2.

Tз = 17*3+10.5= 61.5нс

По техническому заданию тактовая частота должна быть не менее 14 МГц, т. е. схема должна срабатывать за 71 нс. Из этого можно сделать вывод о том, что полученная схема распределителя тактовых импульсов соответствует требованиям по быстродействию.


  1. Выбор генератора тактовых сигналов (ГТИ) и расчет параметров его элементов

На распределителя тактовых импульсов будем подавать прямоугольные импульсы, у которых время импульса равно времени задержки между импульсами. Схема, реализующая генератор таких сигналов, представлена на рисунке 5.


Рисунок 5 – генератор тактовых сигналов


Генератор выбирается также по критерию Sмин. Для ТТЛ–схем. При симметричном сигнале следует использовать схем на рисунке 4. Частота генератора ориентировочно может быть оценена по выражению:

причём номинал резистора должен находиться в пределах 1-5 кОм для серии КР1533, следовательно, ёмкость конденсатора С3=40пФ, для сопротивления R2=3.9 кОм.



пФ
Выбираем конденсатор емкостью 10пФ.


  1. Расчёт потребляемой мощности

Для расчёта средней потребляемой мощности, требуется подсчитать сумму произведений напряжения питания – на средний ток потребления каждой микросхемы.



Микросхемы, используемые в выбранном варианте:



Тип ИС

Количество

Iср

Pср

КР1533ЛН1

1

2.65 мА

2,65*5=13,25 мВт

КР1533ТМ2

2

4 мА

4*5*2=40 мВт

КР1533ЛИ3

1

2.4 мА

2,4*5=12 мВт

КР1533КП7

1

12 мА

12*5=60 мВт

КР1533ЛА4

3

1.4 мА

1,4*5*3=21 мВт

KР1533ИЕ10

1

2.1 мА

2,1*5=10,5 мВт

KР1531ИР11

2

135 мА

135*5*2=1350 мВт

КР531АП4

1

180

180*5=600

 

Итого:

2106,75

В итоге, средняя потребляемая мощность составляет:

Pср = 2106,75 мВт

Заключение

В ходе выполнения работы, мною была разработана схема на основе кольцевого счетчика, данная схема является самым оптимальным вариантом среди других разработанных мною схем.

Спроектированный узел полностью удовлетворяет техническому заданию: частота выдаваемых сигналов 12 МГц, нагрузочная способность 20 стандартных элементов ТТЛ.

Список используемой литературы


  1. Схемотехника ЭВМ. Проектирование и анализ цифровых узлов вычислительной техники [Текст] : учеб. пособие / В. И. Иванов ; Краснояр. гос. техн. ун-т. - 2-е изд. - Красноярск : ИПЦ КГТУ, 2004. - 125 с.





Изм.

Лист

докум.



Подпись

Дата

Лист

КП – 230101.65 – 031010092 – ПЗ