Задача пу поставка данных на обработку, их вывод за пределы вычислительного ядра. Устройства ввода - shikardos.ru o_O
Главная
Поиск по ключевым словам:
Похожие работы
Название работы Кол-во страниц Размер
V. Деятельность по обеспечению ведения Реестра операторов, осуществляющих... 1 46.98kb.
Постановление Кабинета Министров Украины от 21. 11. 2007 №1333, Положение... 1 26.62kb.
Краткое содержание курса 4 Основные понятия Microsoft Excel. 3 461.69kb.
Профессия по Общероссийскому классификатору профессий рабочих, должностей... 1 27.69kb.
Информационная система анализа параметров свч импульсов 1 100.98kb.
Техническое задание на проведение запроса котировок по поставке в... 1 55.26kb.
Современные средства ручного ввода документов 1 243.89kb.
Д. Дудаева в период ввода Российских войск в рч 27 декабря 1994 года... 1 376.75kb.
«Атомное ядро. Протонно-нейтронная модель атомного ядра. Ядерные... 1 92.14kb.
Решение задач в Excel с помощью vba. Использование встроенных 1 64.53kb.
Генератор кода морзе 1 60.92kb.
1. Наименование лотереи- «Лотерея от Грин Рэя» 1 65.87kb.
- 4 1234.94kb.
Задача пу поставка данных на обработку, их вывод за пределы вычислительного ядра. - страница №1/3

1). Архитектура ПЭВМ и ее подсистемы ввода-вывода. Классификация интерфейсов и периферийных устройств (ПУ), отличительные признаки. Архитектура, топология.

Ядро обычно состоит из вычислительного устройства (АЛУ), выполняющего некоторые из задач управления, и оперативного запоминающего устройства. Оперативная память – это комбинация контроллера памяти и микросхем памяти. Периферийные устройства (ПУ) могут располагаться не только снаружи корпуса ЭВМ, но и внутри, а также входить в состав основных микросхем системы. Задача ПУ – поставка данных на обработку, их вывод за пределы вычислительного ядра.

Устройства ввода: для преобразования информации любой физической природы в электрические сигналы, пригодные для обработки ядром системы.

Устройства вывода: оформляют информацию, обработанную ядром системы, таким образом, что она становится пригодной для обработки человеком или другой системой.

Устройства хранения данных: обеспечивают хранение и последующую загрузку машинного кода и/или данных.

Сетевые и коммуникационные устройства: выполняют передачу данных между вычислительными системами, минуя промежуточные носители информации.

ПУ можно также классифицировать по другим признакам:



Внешние – имеют свой корпус и отдельный источник питания.

Внутренние – расположены внутри корпуса системы и питаются от системного блока питания или интерфейса.

Встроенные – расположенные на системной плате или являющиеся частью одной из микросхем на этой плате.

Интерфейс – средства (аппаратные и программные), используемые для соединения двух компонентов или систем.

Системные интерфейсы образуют единую логическую системную шину, по которой информация передается в виде данных, пригодных для обработки, снабженных адресами в общем адресном пространстве системы.

По способу кодирования и передачи данных интерфейсы делятся:



Параллельные, характеризующиеся разрядностью (количеством бит одного машинного слова, передаваемых в один момент времени).

Последовательные, характеризующиеся количеством агрегированных каналов передачи данных (количеством бит разных машинных слов, передаваемых одновременно, не обязательно синхронно и с одной скоростью).

По направлению передачи: Однонаправленные; Двунаправленные; С возможностью изменения направления передачи.

По физическому явлению, используемому для кодирования информации:

Электрические (с управлением током или напряжением);

Оптические (оптоволоконные); Беспроводные (радио).

2). Основные принципы программирования доступа к ПУ. Сигналы, протоколы. Особенности адресации. Методы управления обменом. Регистровая программная модель ПУ.

Ранее разработчики ПО полагались на API (application programming interface), предоставляемый системным BIOS (или BIOS самого устройства), а в сложных случаях прибегали к «ручному» программированию устройства. Но в многозадачных средах такой подход не работает – надо обеспечить множественный доступ к одному и тому же устройству. Реализуется это либо программно, через драйверы, либо через интеллектуальный хост-контроллер, функции которого распределены между «железом» и драйверами.



Особенности адресации. Процессоры 8086/88 использовали сегментную модель памяти, унаследованную и следующими моделями в реальном режиме. Согласно этой модели исполнительный (линейный) адрес вычисляется по формуле Addr = Seg x 16 + Offset, где Seg и Offset — содержимое сегментного и адресного регистров. Таким образом, обеспечивался доступ к адресному пространству Addr = 00000 - FFFFFh при помощи пары 16-битных регистров.

Методы управления обменом. PIO: управляет обменом процессор, чаще всего центральный. Происходит пересылка данных между регистрами процессора и регистрами/памятью ПУ (или контроллера интерфейса). Преимущество PIO – простота аппаратной реализации ПУ. Надо обеспечить лишь выставление на шину / чтение с шины содержимого регистров или ячеек памяти по сигналу доступа. Недостаток – низкое быстродействие и необходимость задействовать процессор.

Метод прямого доступа к памяти (DMA) позволяет выполнять обмен между оперативной памятью системы и ресурсами ПУ асинхронно. Управление обменом берет на себя контроллер DMA. Он м.б. как общесистемным, так и входить в состав ПУ. Контроллер DMA требуется запрограммировать на пересылку данных между двумя адресатами, после чего он сам вырабатывает сигналы передачи данных.

Изначально разработчики придерживались регистровой программной модели ПУ. Устройство представлялось программно доступным (в общем пространстве портов ввода-вывода) набором регистров, среди которых обязательно были три – состояния, управления и данных (т.н. модель CSD). Доступ предполагался методом PIO. Устройства с большим объемом собственной памяти отображали ее на общее пространство памяти для прямого программного доступа. Использование портов ввода-вывода не всегда эффективно и удобно, поэтому у современных устройств регистры обычно отображаются на пространство памяти.

3). Прерывания, таймеры, контроль достоверности передачи данных. Физический интерфейс.

Прерывания — сигнализация от устройства (его контроллера) центральному процессору о некоторых событиях, требующих программных действий хоста. Эти события асинхронны по отношению к программному коду, исполняемому процессором. Прерывания требуют приостановки выполнения текущего потока инструкций (с сохранением состояния) и запуска исполнения процедуры-обработчика прерывания ISR (Interrupt Service Routine). Эта процедура первым делом должна идентифицировать источник прерывания (а их может быть и несколько), затем выполнить действия, связанные с реакцией на событие.

Контроль достоверности передачи данных — это возможность обнаружения, а иногда и исправления ошибок, возникающих при передаче.

Проверка на четность (parity check). Здесь к каждому передаваемому элементу информации (байту или слову) добавляется бит четности (parity), дополняющий число единичных информационных битов до четного (even parity) или нечетного (odd parity). Приемник проверяет количество единичных битов, включая контрольный, на четность (или нечетность, в зависимости от соглашения) и в случае несоответствия считает принятые данные искаженными.

Квитирование — это взаимное подтверждение отдельных шагов протокола обоими участниками транзакции, что позволяет согласовать темп работы инициатора и целевого устройства. Квитирование широко применяется в параллельных интерфейсах (в том же LPT-порте, шинах расширения).

Физический интерфейс - устройство, преобразующее сигналы и передающее их от одного компонента оборудования к другому. Физический интерфейс определяется набором электрических связей и характеристиками сигналов.

4). Системная периферийная шина PCI, история создания, основные характеристики. Архитектура и топология. Конфигурационный механизм.

PCI (Peripheral Components Interconnect) - синхронный параллельный электрический интерфейс с общей средой передачи данных (топология «могоур. шина»). PCI – базовая системная шина компьютера архитектуры x86 для подключения внутренних периферийных устройств и контроллеров внешних интерфейсов. Первая версия - в 1992 г. организацией PCI SIG (PCI Special Interest Group), глава - Intel. Изначально она являлась высокоскоростной доп. шиной для подключения к общей магистрали ПК устройств с повышенными требованиями к пропускной способности (напр. сетевых и графических контроллеров). Сегодня PCI устарела и используется для подключения Legacy-устройств. Но ее логическая структура и механизмы управления лежат в основе работы более современных шин. Текущая и последняя в развитии шины версия – 3.0.

Основные характеристики: разрядность (ширина) – 32 || 64 бита;

тактовая частота – 33.3 || 66.6 МГц; адресация – 32 || 64 бита; пропускная способность – 133 - 528 Мб/с в зависимости от реализации; количество подключаемых устройств – зависит от реализации, но не более 32.



Хост – источник команд и основной потребитель данных; в случае компьютера x86 это системное ядро – процессор и системная память. Хост подключен через главный мост (Host bridge), который является устройством PCI и действует от имени хоста. Хост занимается распределением ресурсов и конфигурированием всех устройств PCI. Мосты - арбитры, обрабатывают запросы от устройств на доступ к шине и отслеживают соблюдение протокола обмена.

Все устройства PCI имеют блок регистров размером 256 байт, доступный только через конфигурационный цикл транзакции. Часть регистров стандартизовано, часть оставлено на усмотрение разработчика, часть может отсутствовать. В регистрах устройства хранится описание требований к следующим ресурсам: регистры в пространстве в-в; регистры, отображенные на память; память, допускающая предвыборку. Конфигурационные регистры адресуются в конфигурационном цикле. Для конфигурационного доступа принята иерархическая адресация номерШины : номерУстройства : номерФункции.



5). Транзакция PCI, фазы транзакции. Протокол, сигналы, временные диаграммы. Арбитр шины. Контроль достоверности передачи.

Транзакция - атомарная операция обмена данными между двумя устройствами PCI. В рамках транзакции определены два объекта – инициатор обмена (Initiator) и целевое устройство (Target). В рамках одной физической шины в конкретный момент может происходить только одна транзакция. Если физических шин несколько, то транзакции на них могут выполняться одновременно, если пути прохождения данных не пересекаются. Устройство, ставшее инициатором обмена и взявшее на себя временное управление шиной, называется Bus Master. Решение о передаче управления шиной принимает арбитр данной шины. Механизм Bus Mastering фактически заменяет механизм с выделенным контроллером DMA: каждое устройство самостоятельно осуществляет доступ к системной памяти, выполняя все функции контроллера DMA. Фазы транзакции: 1). фаза адресации, в рамках кот. инициатор обращается к целевому устр. с пом. адреса. 2). адресуемое устр., кот. определило принадл. адреса своим ресурсам, сообщает об этом сигналом DEVSEL# (на его появление отведено 3 такта – иначе аварийная ситуация). 3). получив сигнал DEVSEL#, инициатор готовит внутр. буферы с обмену и выставляет IRDY# по готовности. При выполнении записи в след. такте на AD поступает 1-ая группа данных. 4). целевое устр. по готовности выставляет TRDY# и выставляет первую группу данных при выполнении чтения. 5). конец транзакции по инициативе: инициатора – снятие сигнала FRAME#; целевого устр. – сигнал STOP#; арбитра – снятие сигнала GNT#. Арбитр - мост, обрабатывающий запросы от устройств на доступ к шине и отслеживающий соблюдение протокола обмена.

Для контроля достоверности передаваемых данных в шине PCI есть механизм четности (parity). Сигнал PAR – признак нечетного количества единиц на линиях AD [31:0] и C/BE#[3:0]. Cигнал вырабатывается устройством, которое управляет шиной AD. Задержка сигнала PAR составляет один такт для того, чтобы устройство успело подсчитать количество пришедших бит. В случае обнаружения нарушения четности в фазе данных приемник вырабатывает сигнал PERR# (с задержкой в один такт) и выставляет бит 15 в регистре состояния. Для фазы адреса проверку четности выполняет целевое устройство, при ошибке вырабатывается сигнал – SERR#, выставляется бит 14 в регистре состояния.



6). Шина PCI: механизмы доступа к устройствам, особенности адресации устройств, особенности механизма прерываний устройств PCI.

Есть 4 механизма доступа к устройствам со стороны хоста или других устройств:

1). обращение к области памяти или портов, выделенных устройству; 2).обращение к конфигурационным регистрам; 3). широковещательные сообщения ко всем устройствам шины; 4). механизм обмена сообщениями.



Для подачи сигналов хосту устройства применяют механизм прерываний: маскируемые (INTx или MSI); немаскируемые; системные (SMI).

Адресация устройств: память. Адрес памяти может быть 32- || 64-битным, он зависит не от разрядности мультиплексированной шины AD, а от текущей адресации в системе (режима работы процессора). Физический адрес передается по линиям AD[31:2] или AD[63:2]. Линии AD[1:0] задают порядок изменения адресов в пакете:

  • 00 – линейный инкремент (+4 для 32-битной, +8 для 64-битной шины данных)

  • 01, 11 – резерв

  • 10 – сворачивание адресов с учетом строки кэша.

Размер строки кэша хранится в конфиг. регистре Cache Line Size.

Адресация устройств: порты. Адрес портов в архитектуре x86 – 32-битный, но используются только 16 младших бит. Адрес двойного слова передается по линиям AD[31:2]. Линии AD[1:0] определяют байты, подлежащие маскированию. Байт, на который указывает полный адрес, должен быть доступен (сброшен соответствующий бит линии C/BE#). Значащими являются только младшие 16 бит адреса (для архитектуры x86).

Устройства PCI могут подавать сигнал прерывания 4 способами:

  • Проводная сигнализация по линиям INTx# (стандартный PIC);

  • Устройство вводит сигнал прерывания, понижая уровень линии INTx#.

  • ЦП получает сигнал прерывания с вектором, соответствующий определенной линии IRQ (Interrupt request).

  • Обработчик прерывания (драйвер) обращается к устройству и проверяет, установлен ли в его регистрах сигнал запроса прерывания.

  • Если это было именно его устройство, драйвер сбрасывает сигнал прерывания программным способом и начинает обработку.

  • После отработки прерывания линия запроса все еще может быть в низком уровне из-за прихода прерывания от другого устройства, разделяющего ту же линию – тогда процедура повторяется.

  • Сигнализация по линиям PME#;

  • Сигнализация фатальной ошибки SERR#;

  • Сигнализация с помощью сообщений (контроллеру APIC).

Линия SERR# вызывает немаскируемое прерывания NMI, сигнализирующее о серьезном сбое в системе. Другие источники прерываний обрабатываются контроллером прерываний.

7). Электрический интерфейс PCI. Механический интерфейс (разъемы и слоты). Карты PCI.

Физически шина PCI разводится на печатных платах: материнской плате и платах расширения, соединяемых через щелевой (реже – штырьковый) разъем. Длина проводников жестко лимитирована ввиду использования эффекта отражения сигналов от концов нетерминированных линий. Сигнал должен отразиться и вернуться за 1/3 тактового периода (10 нс для 33 МГц, 5 нс для 66 МГц). Есть 2 варианта реализации электрического интерфейса – с уровнями 5 В или 3.3 В, в зависимости от модели главного моста PCI. Устройства могут быть совместимыми с платами 5 В, 3.3 В либо с обоими типами одновременно.

Стандартный слот имеет щелевую конструкцию с двумя рядами контактов с шагом 0,05 дюйма (0,127 мм). Для 64-битной шины слот имеет 94 контакта в каждом ряду, для 32-битной – 62 контакта. Для механического ограничения установки 5 В карт расширения в 3.3 В слоты и наоборот предназначены ключи:

1. Слот 5V: ключ в позиции 50, 51 2. Слот 3.3V: ключ в позиции 12, 13

3. Универсальный слот: ключей нет 4. Карта 5V: ключ в позиции 50, 51

5. Карта 3.3V: ключ в позиции 12, 13 6. Универсальная карта: оба ключа

Большинство слотов на плате по ключам соответствуют режиму 5V (хотя на самом деле поддерживают только 3.3 V), разъемы у карт расширения обычно универсальные или на 3.3 V.

Карты PCI. Три стандартных типоразмера:

1. Полноразмерные: 107х312 мм 2. Укороченные: 107х175 мм

3. Низкопрофильные: 64.4х? мм

Даже укороченные (Short card) считаются слишком большими для современных систем, чаще используются карты еще меньшей длины. Низкопрофильные (Low profile) карты могут устанавливаться и в стандартные корпуса; их питание – 3.3V.Конструктивы для установки внутри корпуса:



  • Small PCI (SFF PCI): контакт двухрядный штырьковый 108 контактов

  • Mini PCI Type I: контакт двухрядный штырьковый 100 контактов.

  • Mini PCI Type II: 78x46 мм, с внешними разъемами (сеть, модем) высотой до 13.5 мм.

  • Mini PCI Type III: 51x60 (44,6x60 – Type B) мм, иной разъем (печатный двухрядный), карты фиксируются на защелках, имеется два внутренних разъема для сетевой и модемной розеток.

8). Назначение шины PCI-X, предпосылки ее создания. Модификации: протокола обмена, конфигурационных регистров, электрического и физического уровней. Шина PCI-X 2.0 - основные отличия от PCI.

Шина PCI-X создана в 1998 г. компаниями IBM, HP и Compaq как расширение шины PCI. Назначение – улучшить ключевые характеристики шины PCI, пропускную способность и надежность, за счет усложнения протокола обмена данными и увеличения тактовой частоты. Совместимость с устройствами PCI – механическая, электрическая, логическая – сохранена в полном объеме, но при наличии устройства PCI вся шина работает в режиме совместимости.

Модификации. Добавлен новый контакт PCIXCAP – поддержка протокола PCI-X (на PCI заземлен, на PCI-X133 соединен с землей через конденсатор (0,01мкФ), на PCI-X66 – параллельной цепочкой RC (10 кОм, 0,01мкФ)). Назначения остальных сигналов остались без изменений, кроме C/BE# - они не действуют в пакетных транзакциях (кроме MW - Memory Write).

Ужесточение правил обмена:

    • Инициатор не может вводить холостые такты.

    • Первая порция данных выставляется на шину через 2 такта после фазы атрибутов, вторая – через 2 такта после DEVSEL#.

    • Если сигнала TRDY# нет, инициатор начинает повторять первые две порции до его появления.

    • Целевое устройство может задерживать (холостым ходом) только первую фазу данных.

    • Прерывание транзакции возможно только на границе 128 байт.

    • В пакетных транзакциях, кроме MW, все байты разрешены и валидны.

Электрический интерфейс:

  • Напряжение питания и уровни сигналов – 3.3 В, с возможностью работы на 1.5 В при поддержке режима Mode 2 ( понижено до 1,5 В; частота 133 МГц; добавлен механизм ECC; увеличена задержка декодирования адреса с 1 до 2 тактов).

  • Щелевой разъем имеет ту же конфигурацию, но иное назначение некоторых контактов. Добавлены сигналы ECC (Error Correction Code).

  • Режим работы шины определяется мостом по началу сигнала сброса (RST#).

Основные отличия PCI-X 2.0 от PCI:

  • Режимы PCI-X266 и PCI-X533: частота 133 МГц, обмен данными с частотой 2х и 4х соответственно. Технология удвоенной передачи данных (DDR - Double Data Rate), когда данные передаются на спаде и возрастании тактового импульса. Технология учетверённой передачи данных (QDR - Quad Data Rate).

  • Понижение напряжения питания и уровней сигналов до 1.5 В.

  • Добавление механизма коррекции ошибок четности при передаче данных (ECC – Error Checking and Correction, Error Correction Code).

  • Новый 16-битный интерфейс для микросхем на материнской плате.

  • Расширение конфигурационного пространства до 4 Кб.

  • Добавление механизма обмена сообщениями между устройствами (DIM – Device ID Message).


9). Транзакции PCI-X: типы, форматы атрибутов. Режимы PCI-X. Механизм обмена сообщениями. Механизм ECC. Корректирующие коды и помехоустойчивое кодирование.

В PCI-X транзакции по длине разделены на два типа:

пакетные (Burst) — все команды, обращенные к памяти, кроме Memory Read DWORD; одиночные размером в двойное слово (DWORD) - остальные команды.

Введено понятие последовательности (Sequence) – одной или нескольких логически связанных пакетных транзакций (чтение или запись в память), в рамках которых передается единый блок данных. Добавлена фаза атрибутов, следующая за фазой адресации перед фазами данных.



В PCI-X отложенные транзакции (Delayed Transaction) заменены на расщепленные транзакции (Split Transaction). Целевое устройство подает сигнал Split Response (расщепление), внутренне исполняет команду, а потом инициирует собственную транзакцию (команда Split Completion) для пересылки данных или сообщения о завершении инициатору исходной (расщепленной) транзакции. Прервав транзакцию, целевое устройство должно выполнить запрос, а потом вызвать транзакцию завершения (Split Completion) – код команды 1100.

В PCI-X 2.0 введен новый режим работы шины – Mode 2:

    • Напряжение питания понижено до 1.5 В

    • Частота составляет 133 МГц

    • Добавлен механизм ECC

    • Увеличена задержка декодирования адреса (от FRAME# до DEVSEL#) с 1 до 2 тактов

    • В транзакции Memory Write Block (код команды 1111) линии C/BE# используются для удвоенной или учетверенной синхронизации данных;

    • Поддержка 16-битной шины: используются линии AD[31:16] и C/BE[3:2], все фазы занимают по два такта (первыми идут младшие биты)

Механизм обмена сообщениями (DIM): DIM – Device ID Message, транзакция по идентификатору устройства. Поддержка DIM введена в PCI-X 2.0, она необязательна для устройств, только для мостов. В фазе адреса передается:

    • Код сообщения, 8 бит – зависит от класса сообщения

    • CBN:CDN:CFN – ID устройства назначения

    • Класс сообщения – 4 бита

В фазе атрибутов старший бит AD – признак первой транзакции (начала сообщения). Сообщение – это последовательность, его длина может достигать 4096 байт.

Механизм ECC. Устройство может не исправлять ошибки, но обязано проверять ECC. Сигналы ECC передаются по отдельным линиям шины. В 32-битном режиме используются ECC[6:0], в 64-битном – ECC [7:0]. Биты ECC относятся к данным AD предыдущей фазы данных, и к данным C/BE# за две фазы от текущей. Ошибка в одном бите исправляется, в двух и более – считается неисправимой, с сигнализацией по PERR# (фаза данных) или SERR# (фаза адреса или атрибутов). Устройство PCI-X может не подавать PERR#, а попытаться исправить ошибку повтором транзакции, если это возможно.

Корректирующие коды и… При кодировании происходит преобразование элементов сообщения в соответствующие им числа - кодовые символы, причем каждому элементу сообщения присваивается уникальная совокупность кодовых символов, называемая кодовой комбинацией. Совокупность кодовых комбинаций, образующих сообщение, и есть код. Множество возможных кодовых символов называется кодовым алфавитом, а их количество  - основанием кода.

10). Конструктивное исполнение устройств AGP. Назначение шины, особенности применения. Отличия от PCI. Топология AGP.

Устройства AGP могут располагаться на материнской плате, входить в состав системной логики (виртуальный порт AGP) либо подключаться к материнской плате через щелевой разъем. Разъем имеет два ряда по 66 контактов, контакты располагаются в «два этажа». Питание компонентов графической карты AGP выполняется по линиям Vcc (3.3 В), подается также 5.0 В, но используется редко.

Шина AGP – 32-битная параллельная синхронная шина с частотой 66 МГц, рассчитанная на топологию «точка-точка». Дополнительные устройства можно подключать посредством специальных мостов (Fan-out bridges), которые устанавливаются на системной плате при необходимости. Большинство сигналов позаимствовано у PCI, поддерживается протокол этой шины наряду с собственным. Физически и электрически не совместима с PCI.

AGP (Accelerated Graphic Port) – это специализированный интерфейс для подключения видеокарты. Назначение: предоставить графической карте с 2D/3D-ускорителем высокоскоростной доступ к системной памяти по выделенному каналу.



Отличия от PCI:

    • Конвейеризация обращений к памяти: запросы (фазы адреса) могут выдаваться до получения всех данных предыдущих запросов.

    • Демультиплексирование шины адреса и данных, наличие выделенной шины подачи запросов (Sideband bus).

    • Умножение частоты передачи данных относительно базовой частоты синхронизации, до 8 раз (AGP 3.0).

    • Наличие собственного протокола транзакции и набора команд.

    • Дополнительные сигнальные линии.

    • Поддержка в общем случае только одного устройства, отсутствие механизма адресации нескольких устройств.

    • Иное механическое и электрическое исполнение.


11). Протокол, сигналы и линии AGP. Конвейерные транзакции AGP: два метода подачи запроса. Графическая апертура.

Шина AGP – 32-битная параллельная синхронная шина с частотой 66 МГц, рассчитанная на топологию «точка-точка». Большинство сигналов позаимствовано у PCI, поддерживается протокол этой шины наряду с собственным. Конвейерные транзакции: конвейеризация обращений к памяти: запросы (фазы адреса) могут выдаваться до получения всех данных предыдущих запросов.



Протокол AGP. В каждый момент времени может находиться в одном из 4 состояний: IDLE (покой), DATA (передача данных конвейеризир. транзакций), AGP (постановка в очередь команды AGP) и PCI (выполнение транзакции в режиме PCI). Устройство AGP полностью поддерживает протокол PCI, имеет соответствующие линии и сигналы, может выступать в качестве как инициатора, так и целевого устройства. Для транзакций, инициированных AGP-портом, предусмотрено расширение протокола PCI – режим Fast Writes, который предусматривает выполнение операции записи (от хоста к 3D-ускорителю) с тактированием на повышенной частоте (до 8х). Собственные транзакции AGP имеют иной протокол и предусматривают конвейерную обработку запросов за чтение (состояние AGP).

Два метода подачи запроса: 1 метод. Для обозначения фазы постановки запроса в очередь используется новый сигнал PIPE#. Код команды подается по линиям C/BE#, адрес – по линиям AD [31:3]. По линиям AD[2:0] подается (длина транзакции + 1), измеренная в qword.Команды: 0000: Read; 0001: High-Priority Read (упразднено в AGP 3.0); 0100: Write; 0101: HP Write (упразднено в AGP 3.0)

1000: Long Read, длину транзакции нужно умножить на 4 (упразднено в AGP 3.0)

1001: HP Long Read (упразднено в AGP 3.0); 1101: Dual Address Cycle;1010: Flush

Два метода подачи запроса: 2 метод. Шина SBA[7:0] в состоянии покоя передает все единицы (команда NOP). При подаче запроса по шине SBA могут передаваться одна из 4 типов посылок:

Графическая апертура. GART. Основная и видеопамять находятся как бы в общем адресном пространстве. Общее пространство эмулируется с помощью таблицы отображения адресов (англ. Graphic Address Remapping Table, GART) блоками по 4 Кб. Таким образом копировать данные из основной памяти в видеопамять уже не требуется, этот процесс называют AGP-текстурированием. Обращение AGP-устройства к апертуре вызывает автоматическую замену одного физического адреса на другой, подкрепленный реальной памятью.

12). Предпосылки появления шины PCI Express. Архитектура, топология, логическая и физическая структуры. Многоуровневая реализация.

Шина PCI Express (проект Arapahoe) разработана в 2002 году как универсальный периферийный последоватльеный интерфейс системного уровня. Первая спецификация имеет версию 1.0а (PCI SIG 2003 г.). Позднее 1.1, в 2007 г. - 2.0. Версия 3.0 - в 2010 г. Топология – «звезда». При разработке PCI Express особое внимание было уделено совместимости с PCI на уровне механизма конфигурирования, программного доступа и поддержки со стороны ОС и драйверов. При этом требовалось сохранить или уменьшить стоимость реализации при значительном улучшении всех характеристик, прежде всего пропускной способности. Вместо шинного соединения PCI в PCI Express применена схема объединенных через коммутаторы двухточечных каналов связи между устройствами и портами. Соединение (Link) – это пара встречных симплексных каналов, соединяющих два компонента. Каждый канал является низковольтной дифференциальной парой сигналов. Скорость соединения (Signaling Rate) устанавливается в начале работы шины; определены две скорости – 2.5 Гбит/с и 5.0 Гбит/с (PCIe 2.0).



Коммутационная фабрика PCI Express.

Порт PCI Express. Порт – это логическая точка подключения соединения (Link), которая отвечает за управление линиями, сборку в пакеты исходящих данных и разборку входящих. Портами оснащен RC и коммутаторы (если они имеются). С точки зрения программирования порт представляет собой виртуальный мост PCI-PCI, а его Link – виртуальную подчиненную (вторичную) шину PCI.

Коммутатор PCI Express. Коммутатор служит для расширения количества подключаемых устройств, это аналог моста дополнительных шин PCI. Программно коммутатор представляет собой набор мостов PCI-PCI. Один из портов коммутатора ведет к порту RC или другого коммутатора.

13). Архитектура PCI Express. Уровни протокола, форматы пакетов, кодирование, возможности управления и настройки.

Корневой комплекс (RC). Это аналог главного моста (Host Bridge) в шине PCI. Он отвечает за связь с процессором и системной памятью, а также за конфигурирование всей фабрики.

RC содержит несколько портов PCI Express (Root ports), которые могут взаимодействовать между собой посредством виртуального коммутатора. К каждому из портов RC может подключаться коммутатор (switch), мост для другой шины (напр., PCI) или конечное устройство (Endpoint). RC отвечает за конфигурационные циклы, может выполнять циклы доступа к портам и пространству памяти.



Конечное устройство (Endpoint). Каждое конечное устройство подключается к порту либо RC, либо коммутатора. Устройство выполняет транзакции от своего имени либо от имени подключенной к нему шины, устройства или контроллера другого интерфейса. Порт – это логическая точка подключения соединения (Link), которая отвечает за управление линиями, сборку в пакеты исходящих данных и разборку входящих. Все порты делятся на корневые (принадлежат RC), нисходящие и восходящие (последние – только у коммутаторов).

Коммутатор PCI Express служит для расширения количества подключаемых устройств, это аналог моста дополнительных шин PCI. Программно коммутатор представляет собой набор мостов PCI-PCI. Один из портов коммутатора ведет к порту RC или другого коммутатора.

Уровни протокола PCI Express. Уровней всего три, на каждом выполняется сборка и разборка пакетов и их обрамление необходимыми заголовками и контрольными суммами. Не все пакеты относятся к уровню транзакций, существуют пакеты только канального уровня, служащие для управления.

Пакеты шины PCI Express оптимизированы для передачи по высокоскоростным последовательным линиям. Они имеют переменный формат, в том числе длину, чтобы исключить передачу незадействованных полей.

Кодирование 8b/10b выполняется по стандарту ANSI X3.230-1994 (или IEEE 802.3z). Младшие 5 бит отображаются на 6 бит, старшие 3 бита – на 4 бита, передаются младшим битом вперед.

14). Пакеты уровня транзакций. Качество обслуживания (QoS) и виртуальные каналы. Форматы заголовков. Поле «дайджеста» (CRC-код).

Пакеты уровня транзакций. Пакеты шины PCI Express оптимизированы для передачи по высокоскоростным последовательным линиям. Они имеют переменный формат, в том числе длину, чтобы исключить передачу незадействованных полей. Первым передается наиболее значимый байт, обычно байт №0, чтобы приемное устройство могло начать его обработку до прихода остальных байтов. Длина пакета выровнена по границе dword.

В PCI Express есть поддержка дифференцированных классов по качеству обслуживания и дает:



  • выделять ресурсы соединения для потока каждого класса (виртуальные каналы);

  • конфигурировать политику по QoS для каждого компонента;

  • указывать QoS для каждого пакета;

  • создавать изохронные соединения.

Для поддержки QoS применяется маркировка трафика: каждый пакет TLP имеет трехбитное поле метки класса трафика TC (Traffic Class). Это позволяет различать передаваемые данные по типам.

Виртуальные каналы. Для дифференцирования условий передачи трафика разных классов в коммутирующих элементах PCI Express могут создаваться виртуальные каналы VC (Virtual Channel). Это физически обособленные наборы буферов и средств маршрутизации пакетов, которые загружаются только обработкой трафика своего виртуального канала. На основе номеров виртуальных каналов и их приоритетов производится арбитраж при маршрутизации входящих пакетов. Каждый порт, поддерживающий виртуальные каналы, выполняет отображение пакетов определенных классов на соответствующие виртуальные каналы. При этом на один канал может отображаться произвольное число классов. По умолчанию весь трафик маркируется нулевым классом (TC0) и передается дежурным каналом (VC0).

Форматы заголовков. Для запросов портов в-в.

header2

Поле «дайджеста». (Digest) — 32-битный CRC-код. Признак «дайджеста» TD: единичное значение указывает на применение 32-битного CRC-кода в конце пакета, защищающего все поля пакета, не изменяемые в процессе его путешествия через коммутаторы PCI Express.

CRC - Cyclical Redundancy Check - Контроль с помощью циклического избыточного кода. Способ контроля целостности данных при их передаче и хранении.



15). Пакеты канального уровня. Оборачивание TLP. Физический уровень. Кодирование 8b/10b. Коммутаторы. Физический интерфейс. Перспективы развития.

Канальный уровень отвечает за обеспечение целостности и достоверности данных, а также управление соединением. На этом уровне пакеты уровня транзакций (TLPTransaction Layer Packet) дополняются уникальным номером и контрольной суммой CRC. Уровень проверяет порядок пакетов и контролирует их содержание, запрашивает пропущенные пакеты, сигнализирует о сбоях соединения, управляет состояниями соединения (неактивно, режим ожидания/инициализации, активно), служит для подачи сигналов энергопотребления, индикации ошибок и журналирования, обмена информацией управления потоком.

Специальные пакеты DLLP (Data Link Layer Packet) – служебные, данных не содержат, служат для управления соединением. Они не проходят через промежуточные узлы, распространяются только между портами. Подразделяются на следующие типы: Ack – подтверждение прихода TLP с заданным номером; Nack – запрос на повтор TLP с заданным номером; Пакеты управления кредитами и VC; Пакеты управления PM.

DLLP содержит заголовок с типом пакета, информационное поле и 16-битный CRC (LCRC).

Оборачивание TLP. Уровень канала сопровождает пакет TLP уникальным номером и 32-битным кодом LCRC (Link CRC). TLP находится в retry-буфере до прихода DLLP типа Ack с тем же номером. Код LCRC работает только в пределах одного соединения.

Коммутатор PCI Express служит для расширения количества подключаемых устройств, это аналог моста дополнительных шин PCI. Программно коммутатор представляет собой набор мостов PCI-PCI. Один из портов коммутатора ведет к порту RC или другого коммутатора.

Физический уровень. Делится на два подуровня – логический и электрический. На логическом уровне байты полученных данных кодируются по схеме 8b/10b и преобразуются в 10-битные символы. Выполняется также скрэмблирование, распределение по линиям, кадрирование, обрамление служебными символами.

Кодирование 8b/10b выполняется по стандарту ANSI X3.230-1994 (или IEEE 802.3z). Младшие 5 бит отображаются на 6 бит, старшие 3 бита – на 4 бита, передаются младшим битом вперед. Специальные символы отделяют начало и конец TLP и DLLP, а также служат для калибровки, согласования скоростей портов, т.д.

Физический интерфейс.

PCI Express – последовательный интерфейс удалось сократить размеры разъема и реализовать сразу два интерфейса. Карты ExpressCard имеют единую толщину (5 мм) и различаются только шириной – 34 мм или 54 мм (для устройств, которые не помещаются в корпус 34 мм), разъем идентичен. Слоты могут быть универсальными или только для устройств 34 мм.



PCI Express 4.0 м.б. стандартизирован до 2015 года (пропускн. способн. 16 GT/s, т.е. будет в два раза быстрее PCIe 3.0).

16). Назначение LPC, место в общей системной шине ПЭВМ. Топология. Протокол, физический интерфейс, формат транзакции. Чип ввода-вывода Super I/O.

Назначение LPC (Low Pin Count): системная периферийная синхронная параллельная шина  PS/2 — разъем для подключения клавиатуры и мыши, VGA, IDE (ATA); для подключения Legacy-устройств. Мультиплексированная, с разрядностью 4 бита. Разъемов и карт расширения нет. Топология – управляемая хостом шина, но чаще используется соединение «точка-точка».

Состав моста Super I/O.

    • 2 приемопередатчика (UART – Universal Asynchronous Receiver/Transmitter), реализующие работу асинхронного последовательного порта COM.

    • Контроллер IEEE-1284, реализующий работу порта LPT- Line print Terminal

    • Контроллер FDC – Floppy Disc Controller, реализующий подключение флоппи-дисковода.

    • Контроллер порта джойстика (Game Port).

    • Контроллер MIDI MPU-401 Musical Instrument Digital Interface – шина для связи музыкальных инструментов

    • Контроллер порта IrDA – Infra red Data Association – инфракрасный протокол связи (обычно использует один из UART).

    • ASKIR – Amplitude Shift Keyed Infrared port

    • KBC – поддержка системной клавиатуры, а также мыши. Иногда реализован в основном чипсете, и тогда в Super I/O отключается.

    • HW (HardWare) Monitoring – мониторинг параметров системы. Оцифровка сигналов от источника питания, тахометров вентиляторов, термодиодов и терморезисторов и предоставление данной информации программисту. Зачастую реализуется подключением Super I/O или другого контроллера к шине SMBus (частный случай I2O bus – Intelligent I/O).

    • Интерфейс SPI для подключения микросхем типа Firmware Hub

LPC для подключения чипов на материнской плате. Частота синхронизации 33 МГц, уровни напряжения совпадают с PCI 3.3V. Программно прозрачная, реализуется как мост PCI-LPC (PCI-ISA), отслеживающий все обращения за пределами пространства устройств PCI. Не поддерживает общий механизм конфигурирования и Plug&Play ввиду специфики подключенных устройств.

17). Протокол шины LPC, логическая и физическая структуры. Сигналы шины LPC. Протоколы DMA, ECP. Режимы протокола. Фазы транзакции.

Сигналы шины LPC.

    • LAD[3:0] – мультиплексированная шина команд, адреса и данных

    • LFRAME# - сигнал границы кадра (подачи команды)

    • LRESET# - сигнал сброса, берется с шины PCI

    • LCLK – сигнал синхронизации, берется с шины PCI (Тактовая частота 33 МГц)

    • LDRQ# - индивидуальная линия сигнала DMA/Bus Master (в рамках Super I/O отводится портам LPT и IrDA).

Протокол режим Slave. Транзакция начинается с фазы Start, подкрепленной сигналом LFRAME#. При необходимости прерывания обмена сигнал LFRAME# понижается до выдачи всех необходимых фаз. Обмен выполняется блоками по 1, 2 или 4 байта. Адресация памяти 32-битная, портов – 16-битная. Ввиду 4-битной разрядности для передачи одного байта требуется 2 такта.
Протокол DMA. Запрос на открытие канала DMA подает устройство с помощью сигнала LDRQ#. У каждого логического устройства есть такая линия. Мост Super I/O поддерживает обычно одну такую линию – для LPT в режиме ECP. Хост, получив запрос, должен обратиться к контроллеру DMA за выделением запрошенного канала. Получив канал, хост начинает DMA-обмен. Вместо фазы ADDR подается фаза Size. Далее идет номер канала DMA (младшие 3 бита) и признак последнего байта (старший бит). При записи хост должен передавать управление устройству (TAR) по передаче каждого байта для получения фазы SYNC. При чтении хост передает управление устройству сразу же и ожидает от него сигнала SYNC и очередного байта. Сброс канала DMA передается в фазе SYNC либо по тому же протоколу, что и запрос (при неудаче инициализации обмена).

Start – начало транзакции; CycleType/DIR – команда Cycle Type / Direction, тип цикла и направление передачи; ADDR – адрес; TAR – цикл передачи управления, при чтении или операции Bus Master; DATA – передача данных; Sync – сигнал холостого хода, подается устройством.

Протокол ECP (Extended Capabilities Port) обеспечивает двунаправленную передачу данных в полудуплексном режиме, имеет раздельные каналы данных для каждого направления движения, позволяет работать с активными периферийными устройствами и поддерживает простую компрессию данных RLE. Есть возможность многоканальной адресации периферийных устройств.

18). Устройства хранения данных, иерархия устройств памяти

Предназначены для хранения данных, подлежащих обработке центральным процессором. Классификация:



1). внутренние (внутри корпуса системы); внешние.

2). со сменными носителями; со встроенными движущимися носителями; твердотельные накопители.

3). блочные с произвольным доступом; блочные с последовательным доступом; потоковые (почти то же, что и последовательного типа).

4). магнитные (магнитная ориентация ячеек); оптические (оптические свойства материалов); электронные (хранение эл. заряда в ячейках); комбинированные (один принцип – для чтения, другой – для записи).

Характеристики: Емкость [байт] - max количество информации, которое может в ней храниться.

Скорость доступа: время обращения при чтении/записи: / , - между началом обращения и началом чтения, – длительн. физ. процесса чт., – t восстановл., если произошло разрушение инфы, – t подготовки для приведение запоминающих эл-ов в исх. состояние, – t для физ. изменения состояния ЗЭ при записи инфы.

Цикл памяти: . Время ожидания – t на пересылку в память или из памяти одного слова данных. Пропускная способность - количество бит или байтов, пересылаемых за одну секунду.

Особенности оперативной памяти:

  1. Доступ к оперативной памяти всегда произвольный и адресный.

  2. Адрес ячейки обычно состоит из 4 компонентов – номер ранга (Rank), номер микросхемы (DRAM Device), номер банка (Bank), номер строки (Row) и номер столбца (Column). Единица адресации – байт.

  3. Указанный адрес в общем случае не совпадает с физ. адресом в едином адресном пространстве системы, существует системная карта адресов.

  4. В оперативной памяти хранятся данные, поступающие на выполнение, которые могут интерпретироваться как инструкции и операнды к ним.

NOR: состоит из параллельно включенных элементарных ячеек хранения информации. Это дает произвольный доступ к данным и побайтную запись информации.

NAND: принцип последовательного соединения элементарных ячеек, образующих группы (по 16 в группе), которые объединяются в страницы, а страницы - в блоки. При таком построении массива памяти обращение к отдельным ячейкам невозможно. Программирование выполняется одновременно только в пределах одной страницы, а при стирании обращение происходит к блокам или к группам блоков. Процессы записи/стирания в памяти NAND выполняются значительно быстрее, чем в памяти NOR.

StrataFlash: использованы элементы NAND и NOR, увеличение скорости чтения и снизижение стоимости хранения бита Применение: для хранения BIOS.

19). Физические основы функционирования ЗУ…

В основе работы запоминающего устройства может лежать любой физический эффект, обеспечивающий приведение системы к двум или более устойчивым состояниям. Прохождение тока через полупроводник или его отсутствие трактуются как наличие логических сигналов 0 или 1. Направление намагниченности, позволяет использовать для хранения данных разные магнитные материалы. Наличие/отсутствие заряда в конденсаторе. Отражение/рассеяние света от поверхности CD, DVD или Blu-ray.

Устройства на основе магнитного принципа хранения данных применялись в качестве и внутренних накопителей, и устройств со сменными носителями и средств ведения архивов и резервного копирования.

У устройства на основе оптических дисков высокая плотность данных и нет механического контакта. Диск обычно плоский, его основа сделана из поликарбоната. Для считывания информации используется луч лазера, который направляется на специальный слой и отражается от него. При отражении луч модулируется мельчайшими выемками, питами на специальном слое, на основании декодирования этих изменений устройством чтения восстанавливается записанная на диск информация.

МО. В процессе записи локальные участки носителя нагреваются лазером высокой мощности до 200-300 °С, когда они становятся восприимчивыми воздействию внешнего магнитного поля. Это поле воздействует с обратной стороны носителя, головка имеет вид управляемого постоянного магнита. В процессе чтения дорожки облучаются лазером низкой мощности, прошедшим через поляризатор. Согласно явлению Керра намагниченные участки поверхности способны поворачивать плоскость поляризации луча в ту или иную сторону.

Устройства электронной памяти имеют самую высокую себестоимость, но выигрывают благодаря твердотельной конструкции, высокой скорости доступа и высокой плотности. Плотность упаковки определяется площадью запоминающего элемента и зависит от числа транзисторов в схеме элемента и используемой технологии. Наибольшая плотность упаковки достигнута в кристаллах динамической МОП - памяти.

FDC (для подключения FDD); Parallel ATA и производные (для HDD, SSD и ODD); Parallel SCSI (для HDD и ODD); Serial ATA (для HDD, SSD и ODD); FC-AL (для HDD); Serial Attached SCSI (для HDD); USB (для картоводов и других устройств); PCI Express (для SSD, RAM Disc).

20). Жесткий диск типа «винчестер»…

Жесткий диск типа «винчестер» – устройство внешней памяти с несменными носителями, имеющее внутреннее исполнение. Хранит ОС, другое системное ПО, код и данные прикладного ПО. HDD является неотъемлемой частью практически любой ЭВМ в стоечном, напольном, настольном или мобильном исполнении.

Принцип магнитной записи: для хранения данных использован принцип упорядочивания направления намагничивания частиц ферромагнетиков под действием внешнего магнитного поля. Для выполнения записи применяется индуктивный элемент (катушка индуктивности с сердечником, разорванным в месте контакта с поверхностью носителя). Изменяя направление прохождения тока через элемент, можно получить участки на носителе с магнитными доменами, ориентированными в разных направлениях. Задача элемента чтения – обнаружить изменения направления намагниченности участков диска.

Законы Гаусса для электрического и магнитного полей: , .

Закон индукции Фарадея: . Теорема о циркуляции магнитного поля: . E – напряженность эл. поля, H – напряженность магн. поля, D=eE – эл. индукция, B=mH – магн. индукция, – плотность свободных зарядов, j – плотность тока своб. зарядов, c - скор. света. 2 типа магн. записи:

Принцип продольной (Longitudinal) записи: ориентация полюсов магнитных ячеек параллельно плоскости носителя. Он проще в реализации, но не позволяет (суперпарамагнетического барьер) достигать высокой плотности.

Принцип перпендикулярной (Perpendicular) записи сложнее, но он дает ряд преимуществ, самое важное из которых – менее выраженное влияние соседних ячеек друг на друга, что выливается в более широкие возможности по уплотнению данных на носителе.

Классификация жестких дисков.


  • По области применения (Desktop, Enterprice, Automotive, Mobile..)

  • По форм-фактору(3.5’,2.5’,1.8’)

  • По типу применяемого интерфейса(ATA,SATA,SCSI,SAS,USB)

  • По оборотам шпинделя (3600-15000 rpm)


21). Элементы конструкции жесткого диска…

Магнитные пластины, шпиндельный двигатель, подвес головок чтения/записи, мотор катушки линейного электропривода, плата электроники.



Магнитные пластины: смазочный материал, защитный углеродный слой (от коррозии), несущий слой (ферромагн. сплав), слой рутения, несущий слой (ферромагн. сплав), подслой, стекло, подложка.

Конструкция головок чтения-записи. Рабочий элемент головки чтения/записи - комбинация индуктивного элемента записи и магниторезистивного элемента чтения. Элемент записи – катушка индуктивности, которая создает магнитное поле заданной полярности. Применявшийся ранее индуктивный элемент чтения реагирует на магнитное поле изменением ЭДС в катушке. Магниторезистивный элемент чтения измеряет изменение падения напряжения в полупроводнике, возникающее при прохождении последнего в магнитном поле. Принцип работы элемента TMR: туннельный ток через изоляционный слой между двумя ферромагнетиками зависит от взаимной ориентации направлений их намагниченности.

Принцип работы актуатора: подача напряжения на катушку вызывает поворот держателя и перемещение рабочего элемента головки относительно радиуса магнитной пластины. Поиск и удержание головки над заданной дорожкой осуществляется по сервометкам – внедренным между секторами ячейкам с сигналом особой формы. Сигнал сервометок выделяется из общего сигнала чтения, по принципу обратной связи формируется сигнал отклонения актуатора при ослаблении или усилении сигнала сервометок заданной дорожки и соседних дорожек. выделенная сервоповерхность со встроенный сервоформатом.



22). Кодирование двоичной информации. Проблема синхронизации. Базовые методы кодирования: FM, MFM, RLL, PRML.

При записи в ячейках формируется последовательность зон смены знака, зависящая от способа кодирования информации. Это связано с тем, что в процессе переноса данных на магнитный носитель каждый бит (или группа битов) с помощью специального кодирующего устройства преобразуется в серию электрических сигналов, не являющихся точной копией исходной последовательности импульсов.



Проблема синхронизации: определение момента смены знака; синхронизация устройств чтения\записи. Решение: специальный сигнал синхронизации; объединить синхросигнал с сигналом данных. При кодировании один бит или группа битов заменяется несколькими колебаниями напряженности магнитного поля. Простейший способ – перед передачей ячейки данных послать синхросигнал. Ячейка должна начинаться с зоны смены знака, которая выполняет роль заголовка. Затем следует (или не следует) переход, в зависимости от значения бита данных.

Модуляция FM. N – отсутствие изменения направления напряженности магнитного поля. T – присутствие этого изменения. Между битами магнитное поле обязательно изменяется, иначе будет потеряна синхронизация. Фактически при таком способе кодирования изменяется частота следования перепадов уровня.

Модуляция MFM. T – присутствие изменения магнитного поля. N – отсутствие изменения магнитного поля. Изменение происходит только в случае, когда несколько 0 идут подряд. 1 = NT, (0)0 = TN, (1)0 = NN.

Модуляция RLL (Run Length Limited). Метод кодирования с ограничением длины поля записи. Кодируется последовательность нескольких бит, в результате чего создаются определенные последовательности зон смены знака. Алгоритмы RLL обеспечивают такую закодированную последовательность, что длина поля записи (количество бит между переходами от "0" к "1" или от "1" к "0") ограничена определенным диапазоном [d+1; k+1]. Параметры d и k задаются модификацией алгоритма число ячеек перехода, которые можно расположить между двумя зонами смены знака. Изменяя эти параметры, можно получать различные методы кодирования:

RLL 2,7 - 8 бит данных перекодируются в 16 так, чтобы в последовательности встречалось не менее двух и не более семи нулей СМЕН.

RLL 1,7; RLL 3,9 - 9 (Advanced RLL).

Технологоия PRML (Partial-Response, Maximum-Likelihood). Максимальное правдоподобие при неполном отклике. Это алгоритм преобразования аналогового сигнала, записанного на магнитный диск, основанный на ряде положений теории распознавания образов. В методе PRML для декодирования применяется набор образцов, с которыми сравнивается считанный сигнал, и за результат принимается наиболее похожий. Контроллер анализирует поток данных с головки посредством фильтрации, обработки и алгоритма определения (элемент частичного определения), а затем предсказывает последовательность битов, которые этот поток данных наилучшим образом представляет (элемент максимального правдоподобия). Позволяет повысить плотность расположения зон смены знака на диске в среднем на 40% и на столько же увеличить емкость носителя.

23). Логическая структура магнитного носителя…

Концентрические дорожки одинаковой ширины нанесены на магнитную пластину и опознаются по сигналам сервометок. Каждая дорожка разделена на несколько секторов. Ранее применялось фиксированное форматирование, когда каждая дорожка делилась на одинаковое количество секторов с одинаковыми угловыми размерами. Однако при этом линейные размеры секторов на разных дорожках были неодинаковыми. Зональное форматирование. Поверхность разбивается на зоны (20-30), в рамках каждой дорожка делится на определенное количество секторов. Линейные размеры варьируются только для секторов одной зоны, ширина которой невелика.



Зонирование. На пластинах современных «винчестеров» дорожки сгруппированы в несколько зон. Все дорожки одной зоны имеют одинаковое количество секторов. Но, на дорожках внешних зон секторов больше, чем на дорожках внутренних. Это позволяет, используя большую длину внешних дорожек, добиться более равномерной плотности записи, увеличивая ёмкость пластины при той же технологии производства.

Резервные секторы. Для увеличения срока службы диска на каждой дорожке могут присутствовать дополнительные резервные секторы. Если в каком-либо секторе возникает неисправимая ошибка, то этот сектор может быть подменён резервным. Данные, хранившиеся в нём, при этом могут быть потеряны или восстановлены при помощи ECC, а ёмкость диска останется прежней. Существует две таблицы переназначения: одна заполняется на заводе, другая — в процессе эксплуатации. Границы зон, количество секторов на дорожку для каждой зоны и таблицы переназначения секторов хранятся в ПЗУ блока электроники.

Логическая геометрия. Дорожки с различным количеством секторов несовместимы со способом адресации CHS. В результате контроллеры дисков стали сообщать не реальную, а фиктивную, логическую геометрию, вписывающуюся в ограничения интерфейсов, но не соответствующую реальности. Так, максимальные номера секторов и головок для большинства моделей берутся 63 и 255 (максимально возможные значения в функциях прерывания BIOS INT 13h), а число цилиндров подбирается соответственно ёмкости диска.

CHS. сектор адресуется по его физическому положению на диске 3 координатами — номером цилиндра, номером головки и номером сектора. В дисках объёмом больше 504 Мб со встроенными контроллерами эти координаты уже не соответствуют физическому положению сектора на диске и являются «логическими координатами».

LBA. Адрес блоков данных на носителе задаётся с помощью логического линейного адреса. LBA = ((Cylinder*№ofHeads+heads)*sectors/track) + (Sector - 1)

Преобразования между CHS и LBA. ;

; ; , H – число головок, c – число цилиндров, S – число секторов на дорожке.

24). Тракт чтения. Тракт записи. Плотность записи. Методики повышения плотности записи.



Плотность записи - количество элементов разметки или логических бит на единицу длины или площади. Определяет потенциальную емкость жесткого диска. Линейная плотность (Recording density) – количество бит на единицу длины дорожки. Считаются биты данных, служебные биты. Измеряется в BPI (Bits Per Inch - бит на дюйм). Плотность дорожек (Track density) – количество концентрических дорожек на единицу радиуса. Измеряется в TPI (Tracks Per Inch - треков на дюйм). Площадная плотность (Areal density) – количество бит на единицу плотности. Измеряется в бит/кв. дюйм. Типичное значение на сегодня –300-500 Гбит/кв. д.

Метод перпендикулярной записи - биты информации сохраняются в вертикальных доменах. Это позволяет использовать более сильные магнитные поля и снизить площадь материала, необходимую для записи 1 бита. Плотность записи у дисков на 2009 год - 62 Гбит/см².

Метод тепловой магнитной записи (Heat-assisted magnetic recording, HAMR) Используется точечный подогрев диска, который позволяет головке намагничивать очень мелкие области его поверхности. После того, как диск охлаждается, намагниченность «закрепляется». Seagate Technology — 7,75 Тбит/см².


25). Протоколы обмена ATA, режимы PIO, DMA и UDMA

Протоколы обмена. Протокол 3: DMA

    • Дождаться обнуления бита BSY.

    • Записать в регистр DH адрес головки и номер устройства (1 – Slave, 0 – Master).

    • Дождаться обнуления бита DRQ.

    • Заполнить остальные регистры нужными значениями.

    • Инициализировать канал DMA (процедура зависит от типа хост-контроллера).

    • Записать код команды в регистр CR.

    • Дождаться прерывания от устройства.

    • Сбросить канал DMA.

    • Прочитать регистр SR, чтобы проверить ошибку и снять сигнал прерывания.

Электрический интерфейс.

  • Сигналы интерфейса ATA имеют уровни TTL (высокий уровень – от 2.4 до 5.5 В, низкий – от -0.5 до 0.8 В).

  • Стандартный двухрядный штырьковый разъем для настольных винчестеров имеет 40 контактов, плоский шлейф состоит из 40 проводников. Для применения режимов UltraDMA/66 и выше требуется шлейф с 80 проводниками с теми же 40-контактными разъемами. Питание – через отдельный 4-контрактный разъем (GND, +5, +12) от блока питания.

Сигналы ATА…

DD00-DD15 – данные между хостом и винчестером.

DA00-DA02 – выбор регистра из блока.

CS0# - выбор блока командных регистров.

CS1# - выбор блока управляющих регистров (Control Block Registers).

Reset# - аппаратный сброс устройства.

INTRQ – запрос прерывания, вырабатывается устройством для сигнализации об очередном блоке данных (режим PIO) или об окончании обмена DMA.

DMARQ – сигнал готовности устройства к обмену по протоколу DMA. В режимах MW и Ultra DMA удерживается на протяжении всего цикла.



Регистры устройства ATA. Регистр данных, Регистр ошибок, Регистр возможностей, Регистр счётчика секторов, Регистр номера сектора, Регистр номера цилиндра, Регистр номера устройства и головки, Регистр команд, Регистр состояния, Блок управляющих регистров.

Протокол взаимодействия хоста и устройства.

1. Хост читает регистр состояния устройства, дожидаясь нулевого значения бита BSY.

2. Дождавшись освобождения устройства, хост записывает в регистр DH байт, у которого бит DEV указывает на адресуемое устройство. Невозможность параллельной работы двух устройств на одной шине ATА: обратиться к устройству можно только после освобождения обоих устройств.

3. Хост читает основной или альтернативный регистр состояния адресованного устройства, дожидаясь признака готовности (DRDY=1).

4. Хост заносит требуемые параметры в блок командных регистров.

5. Хост записывает код команды в регистр команд.

6. Устройство устанавливает бит BSY и переходит к исполнению команды.

26). Интерфейс ATA. Версии интерфейса. Архитектура ATA

Интерфейс ATA - параллельный интерфейс подключения накопителей (жёстких дисков и оптических приводов) к компьютеру. Назначение: обмен данными с вынесенным на внешнее устройство контроллером: передача и прием данных, подача команд, отслеживание ошибок, доступ к управляющим и статусным регистрам. Включает ATAPI (Advanced Technology Attachment interface with Packet Interface). Подключение через 40-проводный кабель (шлейф).

Версии интерфейса: ATA-1, ATA-2,ATA-3, ATA\ATAPI-4, ATA\ATAPI-5, ATA\ATAPI-6, ATA-ATAPI-7, ATA-ATAPI-8.

Архитектура ATA предусматривает подключение к 1 контроллеру двух устройств: Device 0 (Master), Device 1 (Slave). Оба устройства отображают одинаковый набор регистров на общее адресное пространство, поэтому работать одновременно не могут. Для выбора устройства есть особый механизм: регистр DH содержит бит DEV, обращение к которому отслеживают оба устройства. Запись значения в регистр DH означает выбор Device 0 || Device 1.

Конфигурация ATA. Контроллер PCI IDE

Для разгрузки ЦП от рутинных перекачек данных есть прямое управление шиной со стороны устройств, называемых ведущими устройствами, или мастерами, шипы (PCI Bus Master).Спецификация Standard PCI IDE Controller касается не интерфейса ATA, а интерфейса программирования DMA-обменов с жестким диском по ATA. Есть метод перемещения базового адреса регистров в пространстве портов в-в, как того требует PCI. Важной частью спецификации PCI является классификация устройств и указание кода класса в его конфигурационном пространстве.



Блок регистров контроллера PCI IDE. Базовый адрес блока командных регистров ATA каналы 1-2, Базовый адрес блока управляющих регистров ATA каналы 1-2, Базовый адрес блока регистров контроллера Bus Master PCI IDE, Регистр управления, Регистр состояния.

Формат дескрипторов. Каждый дескриптор состоит из 8 байт, набор дескрипторов образует таблицу. Дескрипторы не должны переходить границу 64 байта (по строке кэша процессора), как и блоки памяти, на которые они указывают.

Взаимоотношения между BIOS

27). Архитектура шины Ultra ATA, пропускная способность шины

Архитектура шин Ultra ATA… Последняя модификация интерфейса ATA/ATAPI-6 с технологией Ultra ATA-100 совместима со всеми предыдущими версиями ATA с помощью стандартной 16-разрядной параллельной информационной шины и 40-контактного разъема, пропускающего 16 командных сигналов. За одну транзакцию передается 2 байта данных. При DMA используется двусторонний механизм подачи импульсов, или «удвоенная скорость передачи данных». 16-битная шина. Таким образом, пропускная способность составляет: (Частота строб-импульса 25МГц * 2) * 16 бит / 8 бит/байт = 100 MБ/с. Синхронизация: тактовые импульсы должны подаваться с частотой 50 МГц, или каждые 20 нс.

Интерфейс ATAPI. ATAPI – расширение интерфейса ATA, метод передачи команд SCSI по интерфейсу ATA. Реализуется посредством команд чтения/записи пакетов данных, сформированных в соответствие с форматом SCSI. ATAPI – расширение универсальное, но в основном используется для оптических накопителей.

Дополнительные функции АТАPI: SMART – Self Monitoring, Analysis & Reporting Technology, система мониторинга состояния винчестера. Специальные алгоритмы отслеживают состояние разных подсистем жесткого диска и предлагают прогноз его работоспособности. Цель: заблаговременно предупредить пользователя о возможном выходе из строя. Результат работы – значения атрибутов. Каждый атрибут принимает значения от 1(вероятен выход из строя) до 253(надежная работа).

Security. Винчестер поддерживает режим блокировки с помощью пароля. Обычно поддержка ввода пароля возлагается на BIOS. Функции:

Set Password (до 32 символов) – сохранение пароля, установка уровня секретности. Disable Password – снятие пароля. Unlock – разблокировка. Erase Unit – форматирование.



Host Protected Area – специальная зона в конце диска, не доступная обычными операциями чтения. В HPA можно сохранять разную инфу, напр., образ системного диска, дамп памяти, копию BIOS и т.п.

Энергонезависимый кэш (Non-volatile cache) для гибридных винчестеров ATA.

Гибридный диск - классический винчестер с дополнительным буфером flash-памяти. Назначение flash-памяти хранение: часто используемых файлов ОС,

файлов для загрузки ОС, файла содержимого памяти и ресурсов ОС.

NV Cache используется как буфер для ОС. Можно добавлять сектора в NV Cache(для чтения и для записи). NV Cache экономит энергию при выходе из Hibernate(спящ. режима), загрузке ОС.



28). Интерфейс Serial ATA. Основное назначение, совместимость с ATA/SCSI…

Интерфейс Serial ATA - последовательный интерфейс обмена данными с накопителями информации. SATA – развитие параллельного АТА (IDE).

Назначение: подключение жестких дисков, дисководов на оптических дисках, магнитных лентах. Повышение скорости передачи. Удешевление и улучшение кабелей и коннекторов. Обеспечение выделенного интерфейса для каждого устройства. Переход от «Общая шина» к «точка-точка».

Совместимость с ATA. Сохранена полная совместимость с ATA на уровне архитектуры, регистровой модели и протоколов.

Различия. Передача данных: SATA отсылает данные последовательно, с одним битом на такт, но на высоких тактовых частотах. ATA отсылает информацию параллельно. Различие на уровне подключения – для подключения тех же двух устройств контроллер уже имеет два порта, и каждый накопитель подключается отдельным кабелем. Разъем, длина кабеля: SATA использует намного более изящный кабель по сравнению с ATA, и длина кабеля может достигать одного метра (АТА – 0,49м). Напряжение для передачи данных. АТА – 5В, SATA – 0,5В.

Подключения более одного устройства к одному порту SATA.

Эмуляция Parallel ATA. Контроллер SATA полностью эмулирует контроллер ATA и PCI IDE – каждое устройство выставляется как Master (по ум.). Теневые регистры выполняют роль регистров контроллера жесткого диска. Возможен режим Legacy – каждое устройство либо SLAVE либо MASTER на первом либо втором канале, для каждого свои теневые регистры.

Методы кодирования.

  • Код 8B/10B: количество последовательно передаваемых 0/1 не должно превышать 4. Передача 0 или 1 изменением подаваемого напряжения. => маленький промежуток между переходами => повышение надежности. Преобразование 8 разрядных данных -> в закодированные 10 разрядные путем неиспользования части комбинаций. Неиспользованные данные – для спец. операций. Код обеспечивает стабильное соотношение 0 и 1 в выходном потоке, не зависящем от входных данных.

  • Схема RLL 0,4 называется кодированием с ограничением длины записи (Run Length Limited — RLL), где 0 считается минимальным, а 4 — максимальным числом последовательных нулей в каждом закодированном символе.

Теневые регистры. Регистры в SATA имеют теневые регистры в хост-контроллере.

  • Программное чтение и запись происходит с помощью теневых регистров.

  • Теневые регистры связаны с регистрами устройств с помощью кадров, передаваемых по SATA.

  • Каждое устройство, подключенное к адаптеру Serial АТА, представляется тремя блоками регистров: управляющих, командных и SCR(Serial АТА Status and Control Registers).

Дополнительные регистры. Помимо двух блоков регистров ATA, интерфейс Serial ATA предусматривает наличие еще трех регистров для каждого из поддерживаемых устройств. Регистры находятся в перемещаемом пространстве портов или памяти (при отображении на память). SStatus, SError - наличие ошибки: CRC, 8b/10b, SControl – те же поля, что и у SStatus, только для управления состоянием и скоростью соединения.

29). Форматы физического, канального и транспортного уровней SATA

Уровневая модель SATA.

Прикладной: обмен командами и состояниями устройств.

Транспортный: формирование информационных структур.

Канальный: формирование кадров из FIS. Кодирование 8B/10B.

Физический: набор сигналов, которые физически передаются по кабелю.

Физический уровень SATA. Обеспечивает соединение хост-контроллера и устройств по топологии «звезда». Данные передаются со скоростью 1.5, 3, 6 Гбит/с в формате NRZ по двум дифференциальным парам в обоих направлениях. Номинал напряжения – 250 мВ. Применяется сбалансированная пара проводов, по каждому из которых подается напряжение, равное ±0,25 В. Сигналы посылаются дифференцированно: если по одному проводу пары передается напряжение +0,25 В, то по другому соответственно –0,25 В. Т.е. передаваемые сигналы всегда находятся в противофазе в смежных проводах. Минимизация ЭМИ и облегчение чтения. Кодирование без возврата к нулю (NRZ).

При передаче 0 - передает потенциал, установленный на предыдущем такте, а при передаче 1 - потенциал инвертируется на противоположный. Этот код называется потенциальным кодом с инверсией при единице (NRZI).



Канальный уровень. Назначение: кодирование 8b/10b; формирование кадра из пакетов транспортного уровня; посылка и прием подтверждения встречным каналом; подсчет и проверка CRC.

Полезная информация транспортного уровня оформляется в кадры. Кадр состоит из примитивов заголовка (SOF), конца кадра (EOF) и контрольной суммы (CRC), а также полезного содержимого – Frame Information Structure (FIS). Кадр может разрываться примитивами HOLD (пауза) и HOLDA (ответ на паузу). Данные транспортного уровня кодируются по схеме 8b/10b для ограничения непрерывных последовательностей «0» и «1», а также обеспечения возможности передачи служебных символов (т.н. примитивов). Единица передачи информации – 32 бита (DWORD). На этом уровне осуществляются управление доступом к передающей среде, используемой несколькими ЭВМ, синхронизация, обнаружение и исправление ошибок.



Транспортный уровень. Не участвует в обработке команд, отвечает за обмен данными между хостом (памятью системы) и устройством. Информация оформляется в виде FIS-пакетов разного типа и длины – в зависимости от типа операции. Поддерживаются следующие типы FIS: запись в регистры устройства; запись в теневые регистры контроллера; инициализация DMA; инициализация PIO; обмен данными.

Управление примитивами. Служебные символы - т.н. примитивы.

  • IDLESYNCдля поддержания шины в состоянии покоя.

  • Align – синхронизация при установленной связи

  • X_RDY – намерение установить передачу (связь)

  • R_RDY – устройство готово начать передачу

  • Внеполосные сигналы OOB: (out of band)

  • COM INIT, COM RESET, COM WAKE – пачка из 160 примитивов Align.

Для передачи этих сигналов не требуется Sync/Align. Отличаются зазорами между пачками Align. C их помощью происходит установка связи и определение скорости работы.

30). Умножитель портов. Селектор порта. Функция Staggered Spin-up

Умножители портов. Для подключения нескольких устройств к одному порту контроллера. Устройства могут работать попеременно, но им предоставляется вся ширина канала (разделение во времени). Port Multiplier обеспечивает коммутацию порта контроллера и выбранного устройства, анализируя биты номера порта, имеющиеся во всех исходящих FIS (Frame Information Structure). Умножитель выстраивает запросы и ответы в очередь (по результатам активности портов) и заполняет входящие FIS, выставляя в них номер порта, из которого пришли данные. Для индикации номера порта есть 4 бита. Устройство с номером 16 – это сам умножитель, у которого имеется набор регистров управления.

Концентратор - средства подключения к хосту множества устройств SATA. У концентратора имеется хост-интерфейс и ряд портов SATA для подключения устройств. Концентратор может быть мостом, RAID-контроллером, коммутатором или мультиплексором портов.

Селектор порта. Для обеспечения избыточности подключения можно использовать селектор – устройство, позволяющее подключать несколько портов к одному устройству. Селектор выбирает в качестве активного один порт – тот, который подал сигнал COMRESET.

Функция Staggered Spin-up. В SATA реализован механизм последовательного запуска двигателей винчестеров, для систем, где много винчестеров и блок питания может не выдать нужный номинал. Винчестер, поддерживающий функцию, не должен запускать двигатель до тех пор, пока порт, к которому он подключен, не перейдет в состояние active. Контроллер может проверить порты и количество, а также запустить с паузой двигатели.

First
следующая страница >>