Билет 1

1. 
   Определение архитектуры (микроархитектуры) компьютера.
   
2. 
   Базисные принципы организации EPIC-архитектуры.
   

Билет 2

1. 
   Традиционная архитектура фон Неймана. Основные архитектурные принципы построения компьютера (ЭВМ).
   
2. 
   Организация параллельного выполнения команд в суперскалярных процессорах.
   

Билет 3

1. 
   Компьютер фон Неймана. Узкие места компьютера фон Неймана и его усовершенствования.
   
2. 
   Основные характеристики CISC-архитектуры. Формирование концепции RISC-архитектуры.
   

Билет 4

1. 
   Организация памяти. Иерархия памяти. Основной принцип построения иерархической памяти. Типичная схема иерархии памяти.
   
2. 
   Сравнить способы реализации условного перехода в суперскалярах и VLIW-архитектурах.
   

Билет 5

1. 
   Банки памяти. Интерливинг.
   
2. 
   Способы увеличения скорости выполнения команд
   

Билет 6

1. 
   Кэш-память. Определение кэш-памяти. Принципы организации кэш-памяти. За счет чего получается выигрыш во времени?
   
2. 
   Сравнить архитектуры микропроцессоров Pentium Pro и Pentium4.
   

Билет 7

1. 
   Сравнительный анализ алгоритмов отображения.
   
2. 
   Рекомендации эффективного программирования с учетом организации памяти.
   

Билет 8

1. 
   Сравнительный анализ алгоритмов записи.
   
2. 
   Основные характеристики RISC-процессоров.
   

Билет 9

1. 
   Алгоритмы замещения (любой).
   
2. 
   Понятие регистрового окна. Оптимизирующий компилятор в RISC-процессорах.
   

Билет 10

1. 
   Схемы управления памятью. Понятие виртуальной памяти. Два способа управления виртуальной памятью.
   
2. 
   Микропроцессор (любой).
   

Билет 11

1. 
   Страничная организация памяти. Сегментная организация памяти. Странично-сегментная организация памяти. Сравнение способов управления.
   
2. 
   Микропроцессор (любой).
   

Билет 12

1. 
   Процессор, состав и функционирование. Набор команд.
   
2. 
   Тенденции в организации управления виртуальной памятью в современных процессорах.
   

Билет 13

1. 
   Техника конвейеризации. Передача данных конвейере. Временные оценки сложности.
   
2. 
   Сравнение систем кэширования в микропроцессорах.
   

Билет 14

1. 
   Командный конвейер. Примеры командного конвейера. Количество ступеней. Причины приостановки конвейера.
   
2. 
   Операции с памятью у RISC-процессоров
   

Билет 15

1. 
   Техника преодаления остановки конвейера.
   
2. 
   Микропроцессор Pentium4.
   

Билет 16

1. 
   Сравнительная характеристика конвейеров в CISC и RISC архитектурах.
   
2. 
   Чем отличаются кэш-памяти для команд и данных?
   

Билет 17

1. 
   Сравнительная характеристика процесса декодирования в современных микропроцессорах.
   
2. 
   Общие черты у RISC-процессоров и VLIW-процессоров.
   

Билет 18

1. 
   Предсказание переходов в суперскалярных микропроцессорах.
   
2. 
   Что такое когерентность?
   

Билет 19

1. 
   Классификация архитектур с параллелизмом на уровне команд.
   
2. 
   Зачем введена техника переименования регистров? Как она реализуется?
   

Билет 20

1. 
   Ограничения суперскалярных процессоров.
   
2. 
   Пути уменьшения времени доступа к данным.
   

Билет 21

1. 
   Основные блоки суперскалярных процессоров.
   
2. 
   Стратегии помещения и поиска данных в кэш-памяти.
   

Билет 22

1. 
   Зависимости между командами, их типы. Пути их устранения.
   
2. 
   Сравнить микропроцессоры Itanium 2 и Opteron.
   

Билет 23

1. 
   Сравнение способов выявления скрытого параллелизма у архитектур параллелизмом на уровне команд.
   
2. 
   Оптимизация обращений к памяти и кэш-памяти.
   

Билет 24

1. 
   Сравнение организации конвейеров у суперскалярных процессоров и процессоров с длинным командным словом.
   
2. 
   Команды управления доступа к памяти.
   

Билет 25

1. 
   Процессор Itanium2.
   
2. 
   Буфер преобразования адресов (TLB).
   

Билет 26

1. 
   Мультимедийная обработка команд.
   
2. 
   Пример суперскалярного микропроцессора.
   

Билет 27

1. 
   Регистровый файл. Тенденции в его организации.
   
2. 
   Спекуляция по данным и управлению, что она дает?
   

Билет 28

1. 
   Исполнение команд вне порядка. Каковы его преимущества?
   
2. 
   За счет чего уменьшена латентность в микропроцессоре Opteron,
   

Билет 29

1. 
   Упорядоченное завершение команд. Во всех ли архитектурах с параллелизмом на уровне команд оно используется?
   
2. 
   Что такое гипертранспорт?
   

Билет 30

1. 
   Длинная команда (связка), кто ее формирует?
   
2. 
   Планировщик команд, его функции.
   

Билет 31

1. 
   Спекулятивное выполнение команд. Что оно дает?
   
2. 
   Программная конвейеризация циклов.
   

Билет 32

1. 
   Кэш-трасс. Преимущества и недостатки. В каких микропроцессорах используется?
   
2. 
   Сравнение подсистемы памяти у Pentium4 и Opteron.
   

Билет 33

1. 
   Контроллер кэш-памяти, его функции.
   
2. 
   Сравнение архитектур Opteron и Power 970.
   

Билет 34

1. 
   Суть тредовой архитектуры.
   
2. 
   Характерные черты конвейера в микропроцессоре Itanium2.